Processori Xeon Sandy Bridge-EP: nuovi dettagli architetturali

In termini di frequenza di clock mancano indicazioni precise ma ci possiamo attendere valori attorno a 2,66 GHz per le versioni con TDP entro i 130 Watt di massimo; in presenza di soluzioni con TDP di 150 Watt ci si potrà indicativamente spingere sino ad una frequenza di clock di 3 GHz.

Nell’architettura di base ritroviamo ovviamente il ring bus, attraverso il quale i vari componenti interni del processore sono collegati tra di loro e a loro volta alla cache di last level o L3; quest’ultima potrebbe essere proposta in quantitativo sino a 20 Mbytes quale massimo, variabile a seconda delle versioni di processore e del numero di core integrati.

dall’ altra, essendo imperativo massimizzare le prestazioni assolute (oltre che l’ efficienza), qualora si riesca a superare la difficoltà tecnica di produrre chip di grosse dimensioni o integrati in numero maggiore (su package mcm) non ha senso integrare componenti che non verrebbero sfruttati e non core di cpu che consentirebbero alle applicazioni di scalare…

Più che il calo netto di Nokia e la forte crescita di Apple stupisce la progressione di Samsung, capace in 12 mesi di aumentare del 600% il volume complessivo…

Source: Continue reading »

Processori Xeon Sandy Bridge-EP: nuovi dettagli architetturaliultima modifica: 2011-08-06T02:10:40+02:00da news1855bis
Reposta per primo quest’articolo